到岗时间：不限
婚况要求：不限
岗位职责
1.负责雷达数字波束形成（DBF）、T/R组件控制、收发通道校准、时序同步及信号处理等 FPGA 逻辑设计与实现。
2.根据雷达系统需求，完成 FPGA 架构设计、模块划分、接口定义，并撰写技术方案及设计文档。
3.负责 Verilog/VHDL 代码开发、仿真（前仿、后仿及板级调试）、综合、布局布线、时序收敛及功耗优化。
4.实现雷达核心功能模块，包括波束指向控制、幅相校正、收发时序管理、同步触发及高速数据接口（JESD204B/C、SRIO、PCIe、千兆/万兆以太网），以及 DDS、AGC、滤波等信号处理功能。
5.与射频、天线、结构、算法及嵌入式软件团队紧密协作，完成系统联调、外场测试及问题定位。
6.负责 FPGA 版本管理、测试用例设计、调试记录整理、交付文档编制及量产支持。
任职要求
1.学历与专业：电子信息、通信工程、自动化、微电子、测控等相关专业，本科及以上学历。
2.工作经验：2 年及以上 FPGA 开发经验，有相控阵雷达、通信、测控或射频数字前端项目经验者优先。
专业技能：
1.精通 Verilog/VHDL 进行 RTL 设计，熟悉 FPGA 开发全流程。
2.熟悉 Xilinx/Intel 主流 FPGA 器件（UltraScale、Zynq、Arria 等）及开发工具。
3.掌握高速接口协议：JESD204B/C、SRIO、PCIe、GMII/10G MAC/AXI 等。
4.熟悉雷达系统基本原理，包括 DBF、T/R 控制、幅相校正及同步时序。
5.工具能力：熟练使用 Vivado、Modelsim、SignalTap/ILA、MATLAB 等开发和调试工具。
6.综合素质：逻辑思维清晰，动手能力强，具备外场调试经验，抗压能力良好，沟通协作能力强。
加分项：
1.雷达数字通道及波束形成开发经验。
2.熟悉高速 ADC/DAC、多通道同步、射频校准及雷达信号处理流程。
3.具备高速 PCB 协同设计、时序约束与收敛、低功耗及抗干扰设计经验。
4.能独立完成从需求分析到系统交付的全流程 FPGA 开发与定型工作。
求职提醒：求职过程请勿缴纳费用，谨防诈骗！若信息不实请举报。
