到岗时间：不限
婚况要求：不限
一、基础门槛
1、学历专业：研究生及以上，电子/通信/微电子/计算机/自动化等相关专业；
2、技术基础：具备扎实的数字电路、逻辑设计、计算机组成原理等知识。
二、核心技能
1、掌握Verilog HDL语言，了解VHDL语言；
2、掌握模块化、状态机、数据通路、流水线等工程化设计规则；
3、熟悉需求→架构→RTL→仿真→综合→实现→时序→下载→调试设计流程；
4、熟练掌握Xilinx Vivado、Intel Quartus设计工具和基本IP核的使用；
5、具备独立搭建Testbench进行仿真和逻辑分析能力；
6、熟悉UART、SPI、I2C、GPIO、LVDS等通用接口协议。
三、加分项
1、熟悉PCIe、DDR、Ethernet、SerDes/GT、SATA等高速接口IP核使用和通讯设计；
2、熟悉eMMC、Flash等存储设计；
3、具备时序分析和时序约束能力；
4、具备FFT、FIR/IIR滤波等数字信号处理能力；
5、具备Zynq/MPSoC、PS-PL交互、Linux驱动、裸机开发能力
求职提醒：求职过程请勿缴纳费用，谨防诈骗！若信息不实请举报。
