到岗时间:不限
婚况要求:不限
岗位职责:1.主导FPGA逻辑架构设计、各级模块间的接口时序设计及各级模块内部的逻辑设计,编写相关设计文档;2.主导各级模块的RTL设计、代码编写、算法设计实现及调试优化;3.负责验证平台搭建,测试用例的设计与编写,自动化回归测试脚本的建立与维护;负责FPGA模块级验证,软硬件协同验证,协助解决过程中的问题;4.分析并及时解决开发实现过程中出现的相关软件技术问题,确保项目进度和质量;5.整理和移植项目中已实现的代码,增强代码的通用性和可移植性,整理、编写相关技术文档、总结报告等,确保文档的准确性和规范性。任职资格:1.熟悉FPGA/ASIC设计开发流程,能熟练运用Verilog或VHDL,熟练使用相关EDA工具进行设计、仿真、时序收敛与后端实现;2.熟练掌握VHDL或Verilog HDL语言,对常用算法的逻辑实现与性能调优有深入理解,具有较强的RTL编码能力;3.熟悉Altera、XILINX系列FPGA开发和调试经验。
求职提醒:求职过程请勿缴纳费用,谨防诈骗!若信息不实请举报。