数字前端设计工程师

到岗时间：不限 婚况要求：不限 职责描述：1、独立完成ASIC功能模块的设计任务，包括：需求分析，架构定义，RTL编码，模块设计，逻辑综合和时序分析；2、完成spec约定的SOC设计，侧重方向可选择：GPU/AI/Video/ISP/Memory Subsystem/Network Ｏn Chip/High Speed SerDes.任职要求：1、学历背景优秀，电子，通信，计算机，微电子或物理学专业，1-3年及以上相关经验；2、熟练掌握Verilog编程，有扎实的数字电路基础；3、熟悉ASIC的设计流程，特别是从规格文档到架构定义，再到RTL实现，验证；4、熟练应用EDA工具（Synopsys或Cadence）：VCS、Xcelium、DC、PT etc；5、熟悉C/C 语言、perl、python等脚本语言；6、有ARM、RISC-V等处理器设计背景，熟悉SOC片上总线协议如AMBA、NOC的优先；7、有MIPI、HDMI、DP、SPDIF、I2S等音视频接口背景的优先；8、有USB、PCIe、Ethernet、DDR、SD/eMMC、SPI、CAN等接口背景的优先；9、有处理器、计算机体系结构、人工智能、图像信号处理或视频处理知识背景的优先；10、具有较强的学习能力、分析能力、沟通能力和较好的团队合作精神，良好的中英文听说读写能力。