Senior ASIC Design Engineer

到岗时间：不限 婚况要求：不限 职责描述：1. 独立完成 ASIC 功能模块的设计任务，包括：需求分析，架构定义，RTL 编码，模块设计，逻辑综合和时序分析；2. 设计方向可选择： IP (GPU/AI/Video/ISP/Memory Subsystem/Network Ｏn Chip/High Speed SerDes) Design 任职要求：1. 学历背景优秀，1-3年相关经验； 2. 熟悉 RTL Coding；3. 熟悉 ASIC 的设计流程，特别是从规格文档到架构定义，再到 RTL 实现，验证；4. 熟练应用 EDA 工具（Synopsys 或 Cadence）：VCS、Xcelium、DC、PT etc； 5. 熟悉 C/C 语言、perl、python 等脚本语言； 6. 有 ARM、RISC-V 等处理器设计背景，熟悉 SOC 片上总线协议如 AMBA、NOC 的优先； 7. 有 MIPI、HDMI、DP、SPDIF、I2S 等音视频接口背景的优先；8. 有 USB、PCIe、Ethernet、DDR、SD/eMMC、SPI、CAN 等接口背景的优先；9. 有处理器、计算机体系结构、人工智能、图像信号处理或视频处理知识背景的优先；10. 富有事业心和团队合作精神，良好的中英文听说读写能力。